满分：100分 时间：90分钟一、单选题（每题3分，共30分）1. 在数字IC设计中，某多周期路径multicycle setup设为6，则该路径的multicycle hold应设为（ ）A. 6B. 5C. 0D. 不需设置答案：B解析：多周期路径的hold检查通常在setup检查的前一个周期进行，即multicycle hold = multicycle setup - 1 = 6 - 1 = 5。2. 下列工艺层中，方块电阻最大的是（ ）A. Metal（金属层）B. Contact（接触孔）C. Poly（多晶硅）D. Diffusion（有源区）答案：C解析：Poly层的方块电阻通常在几欧姆到几十欧姆每方块，远高于Metal（毫欧级）和Diffusion。Poly是高阻值电阻的主要实现层。Contact是连接孔，电阻较小。3. 某IC芯片外部时钟周期为8ns，外部器件最大延迟为4ns，PCB走线延迟为2ns，时钟不确定性为0.5ns，则该芯片输入端口的input delay应设置为（ ）A. 4nsB. 6nsC. 6.5nsD. 8ns