vcs+verdi 使用记录

参考文章VCSVerdi仿真Xilinx FPGA Vivado工程参考文章Linux下VCS与Verdi联合仿真简易教程及例子示范在tb.v文件中加入ifdef FSDB initial begin $fsdbDumpfile(test.fsdb); //xxx根据需要替换为文件名 $fsdbDumpvars; $fsdbDumpMDA(); $dumpfile(test.vcd); $dumpvars(0,tb_my_design.uut); end endif.v文件列表整理find ../rtl/ -name *.v -exec ls -dl \{\} \; | awk {print $9} file.f写入绝对路径find ./ -name *.v -exec readlink -f {} \; file.fvcs编译vcs -R -full64 v2k -fsdb defineFSDB -sverilog -f file.f -l run.log -timescale1ns/1nsmakefile代码fl: find ./ \( -name *.v -o -name *.sv \) filelist.f vcs: vcs -R -full64 v2k -fsdb defineFSDB -sverilog -f filelist.f -l run.log -timescale1ns/1ns vd: verdi -sv -f filelist.f -ssf *.fsdb -nologo cl: rm -rf *.fsdb *.rc *.key *.log *.conf simv* csrc verdi*