译码器Decoder题目下列关于译码器描述错误的是(D)A、使用译码器驱动数码管时注意加驱动器或串限流电阻B、当用于嵌入式处理的地址译码时注意要从高位地址开始译码C、译码电路为组合逻辑电路D、译码器输出容易出现竟争冒险仍可作为时序电路的时钟端译码器基础概念: 译码器是一种组合逻辑电路(Combinational Logic), 它的核心功能是将n nn个输入信号组合, 翻译成最多2 n 2^n2n个输出信号中的某一个有效状态.组合逻辑的特点: 它的输出仅仅取决于当前时刻的输入状态, 不依赖于过去的历史状态; 它的内部是由与门、或门、非门等纯逻辑门组成的, 没有触发器或寄存器这样的记忆元件.竞争冒险 (Hazards)因为现实世界中的逻辑门存在微小的物理传输延迟(比如几纳秒), 当译码器的输入端发生状态切换时(例如从 01 变到 10), 各个电信号到达内部逻辑门的时间会有极微小的先后差, 这种赛跑会导致输出端在短暂的瞬间出现不该有的尖峰脉冲, 工程上称之为毛刺 (Glitch).时序电路(如触发器、计数器)对时钟边沿(上升沿或下降沿)极其敏感, 如果把带有毛刺的译码器输出直接连到时序电路的时钟端(CP/CLK), 那个极短的毛刺会被触发器误认为是一个有效的时钟脉冲, 导致电路发生误触发, 系统状态彻底崩溃.绝对不要用纯组合逻辑(如译码器)的输出直接去驱动时序电路的时钟端, 时钟信号必须是干净、全局同步的.驱动物理器件最常见的译码器应用之一就是 BCD-七段数码管译码器(例如 74LS47、74HC4511), 它把二进制的数字翻译成控制 LED 数码管 7 个段的亮灭信号;标准译码器芯片的引脚输出电流(拉电流或灌电流)能力通常很弱(几毫安到十几毫安), 而点亮数码管的一个 LED 段通常需要 10~20mA 的电流。如果直接相连, 要么 LED 极暗, 要么瞬间烧毁芯片或 LED.因此, 必须串联限流电阻, 或者在驱动大尺寸数码管时, 增加三极管/MOS管作为独立的驱动器.地址译码在单片机或微处理器(MCU/MPU)系统中, CPU 需要通过数据总线与各种外设(如 RAM、ROM、传感器芯片)通信.CPU 是怎么知道当前在和谁说话的呢靠的就是地址总线和译码器(通常用 3-8 译码器如 74LS138).地址总线的高位通常用来划分宏观的内存块(Bank)或区分不同的物理芯片, 这叫做片选(Chip Select, CS), 而地址总线的低位则直接连到该芯片的引脚上, 用来选择芯片内部的具体存储单元. 因此, 必须用高位地址接入译码器, 生成各个芯片的片选使能信号.参考链接Counter (digital) - Wikipedia