1. eCAP模块核心价值与设计哲学在工业电机控制、数字电源或者任何需要精确时间测量的嵌入式场景里工程师们常常面临一个经典难题如何用最少的CPU开销去捕获一个高速、非周期性的外部事件并精确记录它发生的时刻传统做法是开一个高优先级定时器中断在中断服务程序里读取系统时钟。但这种方法在事件频率稍高时CPU就会被频繁打断严重影响主程序运行更别提中断响应延迟带来的时间戳误差了。eCAP模块全称Enhanced Capture Module就是德州仪器TI为其C2000、Sitara AM系列等实时微控制器提供的“硬件答案”。它的设计哲学非常明确——将时间测量的重担从软件转移到专用硬件。你可以把eCAP想象成一个配备了高精度秒表和事件记录员的独立单元。当外部引脚上发生你预设的事件比如一个上升沿时这个“记录员”会瞬间“咔嚓”一下把当前一个32位自由运行计数器的值时间戳锁存到对应的捕获寄存器中整个过程完全由硬件完成无需CPU干预。这带来的直接好处有两个一是极高的时间分辨率时间戳的精度取决于系统时钟可以达到纳秒级二是极低的CPU负载CPU只需要在方便的时候比如捕获了4个事件后去批量读取数据即可。但eCAP的价值远不止于简单的“抓拍”。它真正的威力在于其系统集成能力。它不是一个孤岛而是能通过同步信号与ePWM模块联动能通过中断或DMA事件通知CPU甚至能通过信号监控单元主动诊断输入信号的异常。比如在电机驱动中你可以用eCAP来精确测量霍尔传感器的位置信号周期同时用它的信号监控功能来检测传感器是否出现断线或信号畸变一旦发现脉冲宽度异常立即触发错误事件保护系统。这种将测量、同步、诊断、触发融于一体的设计使得eCAP成为构建高可靠性、高实时性嵌入式系统的基石型外设。理解它的同步、中断与监控机制就是掌握了让硬件替你“分忧解难”的关键。2. 同步机制深度解析让多个eCAP模块齐步走在复杂的控制系统中经常需要多个eCAP模块协同工作。例如一个模块测量电机U相的霍尔信号另一个测量V相信号我们需要确保这两个模块的计时基准是完全一致的否则计算出的相位差就是错误的。eCAP的同步机制就是为了解决这个问题。2.1 同步源与同步逻辑eCAP模块的同步核心是一个名为SYNCI同步输入的信号。这个信号可以来自两个地方软件同步 (SWSYNC)通过向ECCTL2寄存器的SWSYNC位写1来产生一个同步脉冲。外部同步 (EXT SYNCIN)通常来自于一个ePWM模块的同步输出信号。这是最常用的硬件同步方式可以确保eCAP和ePWM的时钟相位对齐。同步的逻辑流程可以参照手册中的框图来理解虽然我们不能直接贴图但可以描述清楚SYNCI信号和SWSYNC信号在内部经过一个逻辑或OR门产生最终的SYNC信号。这个SYNC信号作用于模块内部的32位时间戳计数器TSCTR。关键点在于SYNC信号的行为模式由ECCTL2[SYNCI_EN]位控制SYNCI_EN 0同步被禁用。TSCTR自由运行不受SYNC信号影响。这是“绝对时间戳”模式的基础。SYNCI_EN 1同步使能。此时SYNC信号的到来会触发TSCTR计数器加载一个相位值CTRPHS。这个CTRPHS值通常在你初始化时设置为0目的是让多个eCAP模块的TSCTR在同一个同步信号到来时同时从0开始计数实现相位对齐。ECCTL2[SYNCOSEL]位则决定了本模块的同步输出信号SYNCO的来源可以选择将其内部SYNC信号、计数器溢出事件等输出给其他模块从而形成同步链。2.2 软件同步实战与避坑指南手册中给出了一个使用SWSYNC同步ECAP1和ECAP2的例子。我们来拆解其步骤和背后的意图配置同步源选择ECAP[1..2].ECAPSYNCINSEL.SEL 0x0。这一步的目的是禁用外部同步输入。因为我们要使用软件同步必须确保没有来自ePWM等外部源的同步信号干扰我们的软件同步操作。如果不做这一步外部可能存在的周期性同步信号会与你的软件同步命令产生竞争导致同步时机不可控。触发软件同步ECAP[1..2].ECCTL2.SWSYNC 0x1。向这两个位写1会在各自模块内部产生一个同步脉冲。由于上一步已经断开了外部输入这个脉冲会顺利成为SYNC信号。这里有一个至关重要的隐藏陷阱手册在注意事项里提到了To use SWSYNC with other eCAP modules, make sure that the previous eCAP chain is not generating a SYNCOUT signal that interferes with the software synchronization.这是什么意思想象一个场景ECAP1、ECAP2、ECAP3三个模块你希望用软件同步它们。你可能会依次对它们的SWSYNC位写1。但如果ECAP1的SYNCOSEL配置为输出其SYNC信号并且这个输出连到了ECAP2的SYNCI输入通过芯片内部的同步网络那么当你对ECAP1执行软件同步时它产生的SYNCO信号会立刻触发ECAP2的硬件同步。此时你再对ECAP2执行软件同步就已经晚了它的计数器可能已经被动过了。结果就是三个模块的计数器没有在同一时刻被复位失去了同步的意义。实操心得进行多模块软件同步时一个稳妥的流程是a) 先统一将所有相关eCAP模块的ECAPSYNCINSEL.SEL配置为0禁用外部同步。b) 检查并确保所有模块的SYNCO输出没有构成相互连接的环路。c) 在一个极短的时间窗口内最好是在同一条指令或连续几条指令内快速依次置位所有模块的SWSYNC位。在实际编程中可以先将需要同步的SWSYNC位在内存中准备好然后通过一次寄存器写操作如果地址连续或一个紧凑的循环来完成以最小化时间差。3. 中断控制机制精准的事件通知管家eCAP的中断系统是其与CPU通信的核心桥梁。它不是一个简单的中断源而是一个高度可配置、事件类型丰富的“通知中心”。理解它的中断逻辑才能高效地利用它而不是被频繁的中断所困扰。3.1 中断事件源全景图eCAP模块可以产生多达11种不同的中断事件分为三大类事件类别事件标志触发条件有效工作模式捕获事件CEVT1, CEVT2, CEVT3, CEVT4对应CAP1-CAP4寄存器成功捕获到一个时间戳时置位。仅捕获模式 (CAP/APWM0)计数器溢出CTROVF (CNTOVF)32位TSCTR计数器从0xFFFFFFFF溢出到0x00000000时置位。捕获模式和APWM模式均有效APWM模式事件CTRPRD, CTRCMP在APWM模式下当TSCTR计数值等于周期寄存器(PRD)或比较寄存器(CMP)时置位。仅APWM模式 (CAP/APWM1)信号监控错误MUNIT_1_ERROR_EVT1, MUNIT_1_ERROR_EVT2, MUNIT_2_ERROR_EVT1, MUNIT_2_ERROR_EVT2信号监控单元检测到脉冲宽度/周期小于最小值或大于最大值时置位。捕获模式需配置监控单元这个设计非常清晰地将不同工作模式下的关键事件暴露给了CPU。在捕获模式下你关心的是“数据准备好了”CEVTx在APWM模式下你关心的是“周期到了”或“比较匹配了”而在任何模式下你都需要知道计数器是否溢出了这是一个32位计数器绕回的正常现象但软件可能需要处理。3.2 中断使能、标志与清除的“握手协议”eCAP的中断管理遵循一个标准的“使能-标志-清除”流程但有几个细节极易出错中断使能寄存器 (ECEINT)这是一个掩码寄存器。你想让哪个事件触发中断就把对应的位置1。例如你只关心第四次捕获完成那么就只使能CEVT4。切忌盲目地使能所有中断这会导致不必要的CPU中断开销。中断标志寄存器 (ECFLG)当某个事件发生时硬件会自动将ECFLG中对应的事件标志位置1。同时一个全局中断标志位INT也会被置1。INT位是一个关键信号它表示“有一个或多个已使能的中断事件正在等待处理”。中断脉冲的生成条件这是核心逻辑。一个中断信号真正被发送到PIE外设中断扩展器并最终可能触发CPU中断需要三个条件同时满足该中断事件在ECEINT中被使能。该中断事件在ECFLG中的标志位为1。全局中断标志ECFLG.INT为0。第3点INT0意味着“当前没有未处理的中断”。一旦硬件因为条件满足而发出了中断脉冲它会自动将INT位置1。这个设计是为了防止中断重入。在CPU的中断服务程序ISR响应这个中断期间INT1会阻塞新的中断脉冲产生即使有其他已使能的事件标志位置1了。中断服务程序ISR的职责你的ISR必须做两件关键事情清除全局中断标志向ECCLR.INT位写1将ECFLG.INT清零。这解除了对新中断脉冲的阻塞。清除具体的事件标志向ECCLR寄存器中对应事件位写1清除ECFLG中的事件标志。例如处理完CEVT4后写ECCLR.CEVT4 1。必须按照先清除INT再清除具体事件标志的顺序吗手册没有强制顺序但常见的稳健做法是先清除具体事件标志最后清除INT标志。因为清除INT后如果此时另一个事件标志仍为1且使能则会立即产生新的中断脉冲。先清除具体标志可以确保你处理的是当前已知的事件。中断强制寄存器 (ECFRC)这是一个调试利器。你可以通过软件向ECFRC的某一位写1来模拟一个硬件中断事件。这对于在不连接外部信号的情况下测试你的中断服务程序逻辑是否正确非常有用。避坑指南中断丢失与“假死”最常见的eCAP中断问题是“中断只进来一次之后再也不触发了”。这几乎都是因为ISR没有正确清除标志位。请务必检查你的ISR确保它清除了ECFLG.INT和所有你处理过的事件标志。另一个罕见情况是在极高速的事件流中CPU可能来不及在下一个事件发生前清除标志导致事件被覆盖。这时可以考虑使用DMA来搬运数据或者使能CTROVF中断在溢出时进行批量处理。4. DMA与ADC触发解放CPU的高级玩法对于需要连续、高速数据流的应用让CPU每个事件都进中断来读取数据是低效的。eCAP Type 1及以上模块提供了DMA触发功能Type 3模块更是增加了ADC启动转换SOC触发功能。4.1 DMA触发机制在捕获模式下你可以选择四个捕获事件CEVT1/2/3/4中的任何一个通过配置ECCTL2[DMAEVTSEL]将其作为ECAP_DMA_INT触发源。一旦选定的事件发生eCAP模块就会向DMA控制器发送一个触发信号。DMA控制器可以配置为一旦收到此触发就将指定的捕获寄存器如CAP1中的数据自动搬运到内存的缓冲区中。这样就实现了捕获数据到内存的无人值守自动传输。手册中特别强调了一个关键点ECAPxINT即通往CPU的中断不能用作DMA触发源。原因在于ECAPxINT的生成依赖于ECFLG.INT标志位为0。而清除INT标志这个动作必须由CPU在ISR中完成。如果让DMA来响应这个中断触发DMA无法清除INT标志导致第一次中断触发DMA后INT标志一直为1阻塞了所有后续的中断和DMA触发链路就断了。因此DMA必须使用独立的ECAP_DMA_INT触发源。在APWM模式下Type 3 eCAP的DMA触发源可以是周期匹配、比较匹配或两者。这在需要定期通过DMA更新PWM参数的应用中很有用。4.2 ADC启动转换SOC触发这是Type 3 eCAP的一个强大功能实现了捕获事件或PWM事件与ADC采样的硬件级同步。在捕获模式下可以选择一个捕获事件如CEVT1来触发ADC开始一次转换。想象一个场景你用eCAP精确捕获激光传感器接收到反射光的时刻同时立刻触发ADC去采样此时的温度传感器电压。这样你就能得到时间戳和模拟量数据的严格对齐。在APWM模式下可以用PWM的周期或比较匹配点来触发ADC。这在电机控制中极为常见在PWM波形的特定点比如中心对齐模式下的峰值或谷底触发ADC采样相电流可以避开开关噪声获得最准确的电流值。配置寄存器是ECCCTL0[SOCEVTSEL]。这个功能将eCAP从一个单纯的输入捕获模块升级为了一个系统级的时序调度中心。5. 信号监控单元内置的“信号质量巡检员”信号监控单元是eCAP模块中用于提升系统鲁棒性和安全性的“哨兵”。它能自动检查输入信号的脉冲宽度、周期或边沿时序是否在预期范围内一旦异常立即产生错误事件甚至可以输出Trip信号去关断ePWM实现硬件保护。5.1 脉冲宽度与周期监控这个功能的目的是确保输入信号的脉冲宽度高电平或低电平持续时间或信号周期上升沿到上升沿的时间在一个合理的[MIN, MAX]窗口内。配置要点与原理计数器模式必须设置为绝对模式ECCTL2.CNTRST 0。这意味着TSCTR是自由运行的不会在捕获事件时复位。只有这样两次捕获值之间的差值才真实代表了时间间隔。连续模式建议使能连续捕获模式ECCTL2.STOP_WRAP 1因为监控通常是持续进行的。禁用同步必须禁用计数器同步ECCTL2.SYNCI_EN 0避免同步事件干扰自由运行的计数器。边沿配置根据你要监控的类型配置至少两个捕获通道的边沿。监控高脉冲宽度配置CAP1为上升沿捕获CAP2为下降沿捕获。监控低脉冲宽度配置CAP1为下降沿捕获CAP2为上升沿捕获。监控周期上升沿到上升沿配置CAP1和CAP2均为上升沿捕获。设置阈值在MUNIT_x_MIN和MUNIT_x_MAX寄存器中设置最小和最大允许值单位是计数器时钟周期。例如系统时钟200MHz每个计数周期5ns。如果你要求脉冲宽度在100us到200us之间那么MIN应设置为20000 (100us / 5ns)MAX设置为40000 (200us / 5ns)。工作原理硬件会自动计算连续两个捕获值之间的差值Delta并与MIN/MAX比较。如果差值小于MIN触发ERROR_EVT1如果大于MAX触发ERROR_EVT2。一个关键配置选项MUNIT_x_CTL.DISABLE_EARLY_MAX_ERR。这个位决定了MAX错误何时上报。设为0立即上报。只要第一个边沿到来后计数器值超过了MAX阈值即使第二个边沿还没来也立即产生错误。这适用于需要快速检测“信号丢失”如脉冲中途卡在高电平的场景。设为1延迟上报。只有当第二个边沿到来后计算出实际脉冲宽度大于MAX才产生错误。这避免了在宽脉冲正常结束时误报错误。5.2 边沿监控边沿监控用于检查某个边沿上升或下降是否在一个预期的时间窗口内发生。这个窗口是相对于一个同步事件通常是一个ePWM的同步信号来定义的。配置要点同步eCAP计数器必须与一个ePWM模块同步ECCTL2.SYNCI_EN 1并配置好同步源。同步事件定义了时间窗口的起点。绝对模式同样需要自由运行计数器。边沿配置只需使能一个捕获通道如CAP1并配置为你要监控的边沿上升或下降。设置时间窗口MUNIT_x_MIN和MUNIT_x_MAX此时定义的是从同步事件开始到预期边沿出现之间的时间窗口。例如MIN1000, MAX3000表示期望边沿在同步事件后的5us到15us之间出现。工作原理每次同步事件到来硬件开始计时。如果在[MIN, MAX]窗口内出现了预期的边沿则一切正常。如果边沿在窗口之外出现触发ERROR_EVT1。如果从一次同步到下一次同步之间始终没有出现边沿则触发ERROR_EVT2用于检测边沿丢失。重要注意事项手册强调相位偏移如果ePWM或eCAP计数器初始相位值不为0你在软件中设置的MIN/MAX值需要加上这个相位偏移量。毛刺滤波器如果使能了输入滤波信号边沿会被延迟QUALPRD1个时钟周期。这个延迟量也必须计入MIN/MAX的调整中。窗口不跨同步边界定义的时间窗口必须在两个同步事件之间不能跨越同步边界。错误处理一旦发生监控错误硬件会自动清除MUNIT_x_CTL.EN和ECCTL1.CAPLDEN即停止监控和捕获。这是为了防止错误状态下的连续误报。你的错误处理ISR在排查问题后需要重新使能这两个位才能恢复监控。5.3 影子寄存器与Trip信号影子寄存器MUNIT_x_MIN/MAX有对应的影子寄存器。你可以在运行时动态更新影子寄存器中的值然后通过触发一个“加载事件”如ePWM的全局加载脉冲GLDSTRB或eCAP自身的同步事件或软件同步SWSYNC将影子寄存器的值安全地更新到活动寄存器。这适用于PWM参数在线调整的场景可以避免在监控过程中更新阈值导致的计算错误。Trip信号所有信号监控错误事件会被“或”起来产生一个ECAPx.TRIPOUT信号。这个信号可以连接到芯片内部的XBAR交叉开关去直接触发ePWM模块的Trip-zone输入从而硬件级快速关断PWM输出保护电机或电源。这是一个极其重要的安全功能。手册特别警告如果你使用了这个功能要注意避免ePWM被Trip后产生的反馈信号造成逻辑死锁通常建议在这种情况下禁用ePWM的Trip反馈到eCAP。6. 应用模式实战详解手册给出了几个经典的应用示例图我们结合这些图来深入理解eCAP的几种核心工作模式。6.1 绝对时间戳模式这是最直观的模式。TSCTR计数器自由运行永不复位像一块不断走字的精密时钟。每当输入引脚发生一个事件比如上升沿硬件就把此刻TSCTR的值时间戳锁存到CAP1寄存器然后内部的一个模4计数器Mod4加1指向下一个捕获寄存器CAP2。如此循环。操作要点配置ECCTL2.CNTRST 0(绝对模式)ECCTL2.STOP_WRAP 3(连续模式在4次捕获后Wrap-around)。数据读取时机如图中所示在第四次捕获CEVT4发生后CAP1-CAP4四个寄存器分别保存了t1, t2, t3, t4四个时间戳此时数据是完整可读的。因此通常使能CEVT4中断在中断中一次性读取四个寄存器的值。数据处理要计算时间间隔需要软件做减法。例如周期 t2 - t1 占空比 (t3 - t2) / (t4 - t2) * 100%。必须注意32位计数器的溢出如果t2 t1说明在t1到t2之间计数器发生了溢出实际间隔应该是(0xFFFFFFFF - t1) t2 1。你的软件必须处理这种溢出情况。6.2 差值时间戳模式这种模式更适用于直接测量时间间隔。在此模式下TSCTR会在每次捕获事件发生后自动复位为0。这样捕获寄存器中存储的值直接就是本次事件与上一次事件之间的时间差Delta无需软件再做减法。操作要点配置ECCTL2.CNTRST 1(差值模式)ECCTL2.STOP_WRAP 3。优势软件处理简单直接读取CAPx的值就是时间间隔天然避免了溢出计算问题只要间隔不超过计数器最大值。数据读取时机同样在CEVT4中断中读取四个差值T1, T2, T3, T4。对于周期和占空比测量如果交替捕获上升沿和下降沿则周期 T1 T2高电平时间 T1。模式选择建议如果你需要测量的是绝对时间点例如记录每个按键按下的绝对系统时刻用绝对模式。如果你主要关心事件之间的时间间隔例如测量脉冲宽度、频率用差值模式更简单高效。6.3 APWM模式当ECCTL2.CAP/APWM位设为1时eCAP摇身一变成为一个PWM发生器。此时CAP1寄存器被重新映射为周期寄存器APRDCAP2寄存器被映射为比较寄存器ACMP。TSCTR计数器在0和APRD之间循环计数根据与ACMP的比较结果控制输出引脚APWMx的电平。配置要点极性ECCTL2.APWMPOL位控制输出极性。为0时TSCTR ACMP输出高电平有效高为1时输出低电平有效低。影子寄存器APRD和ACMP都有影子寄存器。初始化时直接写入活动寄存器即可。运行时若要更新PWM参数应写入影子寄存器然后通过同步事件如软件同步SWSYNC或周期匹配来触发影子寄存器到活动寄存器的加载这样可以避免在PWM周期中间更新参数导致的毛刺。中断与触发可以配置CTRPRD周期匹配和CTRCMP比较匹配中断。更重要的是可以利用这些事件来触发DMA更新PWM参数表或ADC SOC在PWM特定点采样。7. 常见问题排查与调试技巧在实际项目中调试eCAP模块可能会遇到各种“诡异”的问题。下面是我从实际项目中总结的一些排查经验和技巧。7.1 问题排查速查表现象可能原因排查步骤与解决方案无捕获事件1. 输入引脚未正确配置。2. 捕获边沿极性配置错误。3. 计数器未启动。4. 输入信号频率过高或过低超出识别范围。1. 检查GPIO MUX配置确保引脚功能已切换到eCAP。2. 检查ECCTL1.CAPxPOL位确保与信号边沿匹配。3. 检查ECCTL2.TSCTRSTOP位确保计数器在运行0。4. 用示波器确认信号质量检查信号幅值、边沿速度是否符合GPIO要求。中断不触发1. 中断未使能ECEINT。2. PIE或CPU级中断未使能。3. 中断标志未清除“锁死”。4. 全局中断标志INT未清除。1. 确认ECEINT中对应事件位已置1。2. 确认PIE组使能、向量表正确CPU全局中断已开启。3. 在ISR中检查并清除ECFLG中的具体事件标志。4.务必在ISR中清除ECFLG.INT标志写ECCLR.INT1。捕获值不正确/全01. 捕获使能位CAPLDEN未置位。2. 在APWM模式下误读了捕获寄存器。3. 读取时机不对在硬件写入过程中读取。1. 在捕获模式下确保ECCTL1.CAPLDEN 1。2. 确认ECCTL2.CAP/APWM位处于正确模式0为捕获。3. 最好在中断事件如CEVT4触发后读取寄存器此时数据已稳定。信号监控不报错或误报1. MIN/MAX寄存器值设置不合理单位是时钟周期非时间。2. 计数器模式或同步配置错误。3.DISABLE_EARLY_MAX_ERR位配置不符合应用场景。4. 未处理错误导致监控被禁用。1. 根据系统时钟频率计算时间对应的计数值。例如200MHz下1us200个计数。2. 脉冲监控需绝对模式、禁用同步边沿监控需同步模式。仔细核对配置。3. 对于需要快速检测信号丢失的设为0对于允许宽脉冲的设为1。4. 错误发生后监控会自动关闭。需要在错误处理中重新使能MUNIT_x_CTL.EN和ECCTL1.CAPLDEN。多个eCAP无法同步1. 同步源SYNCI选择错误。2. 软件同步时模块间存在意外的SYNCO反馈。3.CTRPHS相位寄存器未正确设置。1. 检查ECAPSYNCINSEL.SEL寄存器确认选择了正确的ePWM同步源或禁用。2. 执行软件同步前确保所有模块的SYNCI源已断开且SYNCO未形成环路。3. 如果需要从非零相位开始同步确保所有模块的CTRPHS值设置一致。APWM模式无输出1. 输出引脚未配置或配置错误。2. 工作在捕获模式而非APWM模式。3. 比较值ACMP大于或等于周期值APRD。1. 检查APWM输出引脚的GPIO MUX配置。2. 确认ECCTL2.CAP/APWM 1。3. 确保ACMP APRD才能产生有效的PWM占空比。当ACMP0时输出常低有效高极性或常高有效低极性。7.2 调试技巧与心得善用仿真器与寄存器查看在CCS等IDE中实时查看TSCTR计数器的值是否在连续递增这是判断计数器是否工作的第一步。查看ECFLG寄存器中的事件标志位可以确认硬件是否检测到了事件。初始化后先读一次清除残留标志在初始化配置完成后、使能模块前建议先读取一次ECFLG寄存器然后向ECCLR所有位写1以清除任何可能在上电或调试过程中残留的中断标志位避免一使能就立刻进入中断的混乱情况。使用GPIO翻转辅助调试在中断服务程序ISR的开始和结束位置添加控制一个空闲GPIO引脚高低电平的代码。用示波器观察这个引脚可以直观地测量ISR的执行时间判断中断频率是否过高以及是否存在中断嵌套等问题。理解“影子寄存器”的加载时机无论是APWM模式的周期/比较值还是信号监控的MIN/MAX值使用影子寄存器进行动态更新时一定要清楚加载到活动寄存器的触发事件是什么软件同步、硬件同步、PWM全局加载。错误的时间点更新会导致PWM输出毛刺或信号监控误判。一个稳妥的做法是在PWM的周期匹配事件CTRPRD时触发影子加载此时是PWM周期的自然边界。信号监控的阈值设置要留有余量由于信号抖动、噪声以及软件处理延迟的存在设置MIN/MAX阈值时不要卡在理论值的边缘。例如理论脉冲宽度是100us可以设置MIN95us, MAX105us提供一个合理的容错窗口避免因轻微抖动产生频繁的错误报警。eCAP模块的深度掌握关键在于理解其“事件驱动”和“硬件自治”的设计思想。它不仅仅是一个外设更像一个能够自主工作、并与系统其他部分精密协作的协处理器。从同步对齐时间基准到精准捕获事件瞬间再到主动监控信号健康最后通过中断或DMA高效通知CPUeCAP构建了一条完整的高可靠性信号处理链路。在下次设计需要精密时序控制的系统时不妨先问问自己这个任务能否交给eCAP