1.铺垫知识:等效晶体管密度关键而非线宽关键尺寸(Critical Dimension即历史上的nm)近年仅为等效值意义减弱.首先在经典的半导体理论中线宽与栅极长度、金属半节距较为匹配。例如对于0.35um 工艺:栅极长度Lg≈350nm,金属半节距 Half-Pitch≈350nm关键尺寸CD≈350nm;对于0.25um工艺:栅极长度Lg≈250nm关键尺寸CD≈250nm。随着半导体的发展金属半间距(M1Half-Pitch)成为瓶颈节点由它定义而非栅极长度。其次到了近年尤其 28nm/22nm 之后进入FinFET实际物理线宽不再缩小,但架构、结构让晶体管密度大幅提升由此计算等效定义节点.其中提高晶体管密度的方法包括:缩小栅距、缩小金属节距、降标准单元高度、FinFET 挤鳍、SRAM 微缩等。其中等效线宽的计算方法是:1)测标准单元面积。取两输入与非门(NAND2)、标准触发器(FFFlip-Flop)实测面积;2)计算晶体管密度。例如根据数字电路常识NAND2含4管FF含约24管(6个NAND)先用上述测量面积计算密度再计算加权平均。例如可以采用0.6、0.4权重的NAND2密度、FF 密度计算整体密度;也可以0.5、0.5权重的NAND2密度、FF密度计算整体密度。得到的往往是晶体管密度 MTr/mm2(百万管/mm2)。华为本篇论文多次提供晶体管密度参考值。3)用上述密度倒推等效线宽而不是真实测量值例如根据2013年ITRS1、Intel 2014年IDF2得到28nm、14nm节点的参考晶体管密度再根据需要评估电路的晶体管密度与之比较再开平方得到等效线宽(即近年半导体工艺俗称的7nm、5nm等)本篇论文中华为指出“麒麟2026平台上....晶体管密度从155MTr/mm2逐步提升至238MTr/mm2还指出“在器件和电路层晶体管密度会从155 MTr/mm提升至2031年时的400MTr/mm。恰恰是重点优化晶体管密度而不是强调等效线宽实际上线宽等效下的7nm/5nm/3nm实际最小线宽(真实测量值)约15-30nm是摩尔定律风扉时的等效值有一定营销宣传意义.华为本篇论文将最关键的等效晶体管密度用了更直观的指标来衡量就是时间/速度即“T缩放。它引经据典摩尔定律、丹纳德(Dennard)缩放理论论证这些问题。换句话说本篇论文是用一种类似于摩尔定律线宽缩放的简单理论讲出了晶体管密度才是关键的本质可以视为类似摩尔定律的朴素道理。“缩放“实际有充分的案例支撑近年国内半导体诸多架构创新(例如Chiplet、近存计算、存算一体、3D堆叠等)都源自该思路。